PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-123595

(43) Date of publication of application: 28.04.2000

(51)Int.CI.

G11C 29/00 G01R 31/28

(21)Application number: 11-229239

(71)Applicant: ADVANTEST CORP

(22)Date of filing:

13.08.1999

(72)Inventor: YASUI TAKAHIRO

(30)Priority

Priority number: 10229732


Priority date: 14.08.1998

Priority country: JP

(54) MEMORY TEST DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a memory test device provided with a defect relieving analyzer requiring no initialization of a memory in which a count value of this fail data is stored prior to counting fail data. SOLUTION: An output change circuit is constituted of an initialization controller 7 outputting an initialization signal based on a row counter address signal outputted from a RFC address formatter 33 and a column counter address outputted from a CFC address formatter 43, and data controllers 34, 44, 84 to which initializing signals outputted from the initializing controller 7 are applied respectively. And values of data read out from each address of a row fail storing memory 35, a column fail storing memory 45, and a fail total storing memory 83 are outputted as '0' only at the time of initial read-out.



(19)日本国特許庁 (JP) (12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号 特開2000-123595

(P2000-123595A)

(43)公開日 平成12年4月28日(2000.4.28)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G11C 29/00

6 5 5

G11C 29/00

655Z

G01R 31/28

G01R 31/28

В

審査請求 未請求 請求項の数5 OL (全 11 頁)

(21)出願番号

特願平11-229239

(22)出願日

平成11年8月13日(1999.8.13)

(31)優先権主張番号 特願平10-229732

(32)優先日

平成10年8月14日(1998.8.14)

(33)優先権主張国

日本(JP)

(71)出願人 390005175

株式会社アドバンテスト

東京都練馬区旭町1丁目32番1号

(72)発明者 安井 孝裕

東京都練馬区旭町1丁目32番1号 株式会

社アドバンテスト内

(74)代理人 100066153


弁理士 草野 卓 (外1名)

(54) 【発明の名称】 メモリ試験装置

(57)【要約】

【課題】 フェイルデータの計数に先だってこのフェイ ルデータの計数値を格納するメモリの初期化を必要とし ない不良救済解析器を備えたメモリ試験装置を提供す る。

【解決手段】 RFCアドレスフォーマッタ33から出 力される行カウンタアドレス信号とCFCアドレスフォ ーマッタ43から出力される列カウンタアドレス信号と に基づいて初期化信号を出力する初期化コントローラ7 と、この初期化コントローラ7から出力される初期化信 号がそれぞれ印加されるデータコントローラ34、4 4、84とによって出力変更回路を構成し、この出力変 更回路によって行フェイル格納メモリ35、列フェイル 格納メモリ45及びフェイル総数格納メモリ83の各ア ドレスからそれぞれ読み出されるデータの値を、初回読 み出し時のみ0として出力する。



1

【特許請求の範囲】

【請求項1】 被試験メモリの不良メモリセルを表すフェイルデータを格納する不良解析メモリと、この不良解析メモリに格納されたフェイルデータに基づいて試験済みメモリの不良救済解析を行う不良救済解析器とを具備するメモリ試験装置において、

上記不良救済解析器が、上記不良解析メモリから読み出されたフェイルデータ数を格納するフェイル格納メモリと、このフェイル格納メモリの各アドレスから1回目に読み出された読み出しデータの値を0として出力する出力変更回路とを具備することを特徴とするメモリ試験装置。

【請求項2】 上記出力変更回路は、上記フェイル格納メモリの各アドレスから1回目にデータが読み出されるときに初期化信号を発生する初期化コントローラと、この初期化コントローラから初期化信号が到来しない場合には上記フェイル格納メモリの出力をそのまま出力すると共に、初期化信号が到来した場合には0を出力するデータコントローラとによって構成されていることを特徴とする請求項1に記載のメモリ試験装置。

【請求項3】 上記不良解析メモリから読み出されたフェイルデータの数を格納するフェイル格納メモリは、上記不良解析メモリの行アドレスライン毎のフェイルデータ数を計数する行アドレス・フェイルカウンタに設けられた行フェイル格納メモリと、列アドレスライン毎のフェイルデータ数を計数する列アドレス・フェイルカウンタに設けられた列フェイル格納メモリと、フェイルデータの総数を計数する総数フェイルカウンタに設けられたフェイル総数格納メモリであることを特徴とする請求項1に記載のメモリ試験装置。

【請求項4】 上記出力変更回路は、上記行フェイル格納メモリをアクセスする行カウンタアドレス信号が0であるときには上記列アドレス・フェイルカウンタに初期化信号を印加し、上記列フェイル格納メモリをアクセス信号が0であるときには上記列フェイルをであるときに加加しているときに加加しているに初期化信号を印加するが上記列カウンタアドレス信号をでか出て信号を印加するが上記列カウンタアドレス信号が上記列カウンタでは上記総数フェイルカウンタには上記総数フェイルカウンタにそれでは出いカローラといるにはいるにはいるにはいると共に、初期化信号が印加された場合には10を行ってはいると共に、初期化信号が印加された場合には10を表別のよりであるデータコントローラとによって構成されていることを特徴とする請求項3に記載のメモリ試験装置。

【請求項5】 上記不良救済解析器は、入力される行アドレスデータ及び列アドレスデータに基づいて上記総数フェイルカウンタのフェイル総数格納メモリをアクセスする総数カウンタアドレス信号をフォーマットして出力するTFCアドレスフォーマッタと、

入力される行アドレスデータ及び上記総数カウンタアドレス信号に基づいて上記行アドレス・フェイルカウンタの行フェイル格納メモリをアクセスする行カウンタアド

の行フェイル格納メモリをアクセスする行カウンタアドレス信号をフォーマットして出力するRFCアドレスフォーマッタと、

入力される列アドレスデータ及び上記総数カウンタアドレス信号に基づいて上記列アドレス・フェイルカウンタの列フェイル格納メモリをアクセスする列カウンタアドレス信号をフォーマットして出力するCFCアドレスフォーマッタとをさらに含み、

上記初期化コントローラは、上記RFCアドレスフォーマッタから供給される行カウンタアドレス信号及び上記 CFCアドレスフォーマッタから供給される列カウンタアドレス信号に基づいて上記初期化信号を生成し、

上記行アドレス・フェイルカウンタ、上記列アドレス・フェイルカウンタ及び上記総数フェイルカウンタはそれぞれ、上記データコントローラの出力に上記不良解析メモリの出力を加算し、その加算結果を上記行フェイル格納メモリ、上記列フェイル格納メモリ及び上記フェイル総数格納メモリに供給する加算器をそれぞれ含んでいることを特徴とする請求項4に記載のメモリ試験装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、例えば半導体集積回路(以後、ICと称す)によって構成されるメモリ(以後、ICメモリと称す)を始めとする各種の半導体メモリを試験するためのメモリ試験装置に関し、詳しく言うと、試験した半導体メモリの不良メモリセルの数を計数し、この半導体メモリの救済が可能か否かを判定する不良救済解析器を備えたメモリ試験装置の改良に関するものである。

[0002]

30

【従来の技術】近年、ICメモリの記憶容量の増大に伴い、ICチップ面積の増加及びパターンの高密度化などが必要となり、微小欠陥に起因するICメモリの歩留まりの低下が起こることが多くなっている。この歩留まりの低下を防止するために、例えば、不良メモリセルを予備のメモリセル(スペアライン(spare line)、救済ライン(relief line)、或いは冗長回路(redundancy circuit)とも呼ばれる)と電気的に置き換えることができるICメモリが製造されている。後述するように、この種のICメモリはこの技術分野ではリダンダンシ(redundancy)構成のメモリと呼ばれており、このリダンダンシ構成のメモリの救済が可能か否かの判定は不良救済解析器によって行われる。

【0003】図2に従来の不良救済解析器を備えたメモリ試験装置の一例の概略の構成をブロック図で示す。周知のように、このメモリ試験装置は、タイミング発生器10と、パターン発生器20と、波形整形器30と、論50 理比較器40と、不良解析メモリ50と、不良救済解析

器 6 とによって構成されている。なお、以下においては ICメモリを試験する場合について説明するが、ICメ モリ以外の他の種々の半導体メモリを試験する場合にも 同様にして試験が行われる。

【0004】タイミング発生器10はこのメモリ試験装置全体の基準となるクロックCLKや各種のタイミング信号(図示せず)を発生する。このタイミング発生器10から供給される基準クロックCLKに基づいて(同期して)、パターン発生器20は被試験ICメモリ(以下、単に被試験メモリと称す)MUTに与えるアドレスデータADRD、試験パターンデータPTND及び制御データCNTLDを発生する。これらデータ信号は波形整形器30に入力され、ここでタイミング発生器10から与えられるタイミング信号(図示せず)により、被試験メモリMUTの試験に必要な実波形を持つアドレス信号ADR、試験パターン信号PTN及び制御信号CNTLにそれぞれ変換された後、被試験メモリMUTに印加される。

【0005】被試験メモリMUTは波形整形器30を通じて供給される制御信号CNTLによりその書き込み及び読み出し動作が制御され、波形整形器30から印加される試験パターン信号PTNの書き込みと、その書き込んだ試験パターン信号の読み出しが行われる。被試験メモリMUTに書き込まれた試験パターン信号PTNはその後読み出され、この読み出された応答信号RPDは論理比較器40に与えられ、ここで応答信号RPDはパターン発生器20から与えられる期待値パターンデータ(信号)EXPと論理比較され、両信号間に不一致が存在するか否かが検出される。

【0006】論理比較器40は、両信号が不一致であると、その応答信号RPDが読み出された被試験メモリMUTのアドレスのメモリセルが不良であると判定し、そのことを示すフェイル(failure)信号FAILを発生する。このフェイル信号FAILが発生されると、通常は論理"1"信号(データ)がパターン発生器20からのアドレスデータADRD(実際にはこのアドレスデータを物理的アドレスに変換したアドレス信号ADR)によって指定される不良解析メモリ50のメモリセルに記憶される。一般には、この論理"1"信号は被試験メモリMUTの不良メモリセルのアドレスと同じ不良解析メモリ50のアドレスに記憶される。

【0007】これに対し、応答信号RPDと期待値パターンデータEXPとが一致すると、論理比較器40は、その応答信号が読み出された被試験メモリMUTのアドレスのメモリセルは正常であると判定し、そのことを示すパス (pass) 信号を発生する。このパス信号は不良解析メモリ50に格納されない。このようにして一連の試験中に発生した被試験メモリMUTの不良メモリセルの情報 (論理"1") を不良解析メモリ50に記憶する。試験終丁後、この不良解析メモリ50に格納されたフェ

イルデータを不良救済解析器6に読み出して被試験メモリMUTの不良解析を行う。

【0008】不良解析メモリ50は、被試験メモリMUTと同等の動作速度と記憶容量を持ち、被試験メモリMUTに印加されるアドレス信号ADRと同じアドレス信号がこの不良解析メモリ50に印加される。また、不良解析メモリ50は試験開始前に初期化される。例えば、初期化によって不良解析メモリ50の全アドレスに論理"0"のデータが書き込まれ、被試験メモリMUTの試験によって論理比較器40から不一致を表すフェイル信号FAILが発生される毎に、その不一致が発生した被試験メモリMUTのメモリセルのアドレスと同じ不良解析メモリ50のアドレスに、メモリセルの不良を表わす論理"1"のフェイルデータが書き込まれる。

【0009】不良救済解析器6は不良解析メモリ50に記憶された不良メモリセルの総数と、行(横列:ロウ)アドレスライン及び列(縦列:カラム)アドレスラインの各アドレスライン上の不良メモリセルの数を別々に、かつ同時に計数し、各被試験メモリMUTに設けられた救済ライン、即ち予備のメモリセル(スペアライン又は冗長回路)によって救済が可能か否かを解析する。このような救済ラインを設けたメモリは、上述したように、この技術分野ではリダンダンシ構成のメモリと呼ばれている。

【0010】ここで、リダンダンシ構成メモリについて簡単に説明する。図3はその一例の構成を概略的に示すもので、被試験メモリMUTは、メモリセルが行及び列に配列されたメモリセルアレイ(主記憶部分)MCAに加えて、このメモリセルアレイMCAの周辺に形成された行アドレス(row address)救済ラインSRと列アドレス(column address)救済ラインSCとを具備している。これらメモリセルアレイMCA、行アドレス救済ラインSR及び列アドレス救済ラインSCは同一の半導体チップ内に形成される。この例では行及び列アドレス救済ラインSR及びSCをメモリセルアレイMCAの行及び列アドレス方向の一方の側辺に沿って2本ずつ形成した場合を示すが、救済ラインの数や配列位置は図示の例に限定されないことは言うまでもない。

【0011】被試験メモリMUTの試験の結果、メモリ 40 セルアレイMCA内の例えば i 番目の行アドレスライン Ri (i は整数) に3個の不良メモリセルX1、X2、 X3が検出され、また、 i 番目の列アドレスラインCi (i は整数) に3個の不良メモリセルY1、Y2、Y3 が検出されたとすると、行アドレスラインRiの電気接続を2本の行アドレス救済ラインSRの何れか一方に変更すれば、この不良のメモリセルが存在する行アドレスラインRiを救済することができる。同じく、列アドレスラインCiも2本の列アドレス救済ラインSCの何れか一方に電気接続を変更すれば、この不良のセルが存在 する列アドレスラインCiを救済することができる。

-3-

る。

5

このように、リダンダンシ構成メモリはメモリセルアレイMCA内の不良メモリセルを行及び列アドレス救済ラインによって救済するように構成されているから、行アドレスライン毎及び列アドレスライン毎の不良メモリセル数を計数し、救済ラインの本数と比べることにより、メモリセルアレイMCAを救済できるか否かを判定することができる。

【0012】このため、従来の不良救済解析器6は、図4に示すように、メモリセルアレイMCA内の行アドレスライン毎及び列アドレスライン毎の不良メモリセルの数を行アドレス・フェイルカウンタ(RFC:row address failure counter)3及び列アドレス・フェイルカウンタ(CFC:column address failure counter)4で計数し、さらに、不良メモリセルの総数を総数フェイルカウンタ(TFC:total failure counter)81で計数し、これらの計数値から救済が可能か否かを判定している。

【0013】なお、行アドレス・フェイルカウンタ3及び列アドレス・フェイルカウンタ4は、実際には、不良解析メモリ50から読み出される行アドレスライン毎及 20び列アドレスライン毎の不良メモリセルを表すフェイルデータの数をそれぞれ計数し、その計数値をそれらのフェイル格納メモリにそれぞれ格納し、総数フェイルカウンタ81は、不良解析メモリ50からフェイルデータが読み出される毎に、その発生回数を積算し、その積算値を総数フェイルカウンタ81のフェイル総数格納メモリに記憶するように構成されている。

[0014]

【発明が解決しようとする課題】被試験メモリMUTを 救済できるか否かの不良救済解析器 6 における実際の解 析は、図5に示すように、メモリセルアレイMCAを数 10~数1000の救済ブロックBに分割し、これら分 割した各救済ブロックB毎に行われるので、総数フェイ ルカウンタ81、行アドレス・フェイルカウンタ3及び 列アドレス・フェイルカウンタ4における不良メモリセ ル数(フェイルデータ数)の計数は分割された救済ブロ ック毎に行なわれる。この場合、フェイルデータ数の計 数は、各カウンタのフェイル格納メモリの記憶内容を読 み出し、その読み出した値に対して不良解析メモリ50 の読み出しデータが"1"ならば(フェイルデータが読 み出されると) +1し、フェイルデータが読み出されな いときにはそのままの値を再びそれぞれのフェイル格納 メモリに書き込むことにより、行われる。よって、これ らフェイルデータの計数値を格納するフェイル格納メモ リは各救済プロックB毎のフェイルデータ数の計数を行 う前に必ず初期化しなければならない。

【0015】図5において、○が付けられた救済ブロックは不良メモリセルが1個も存在しなかった救済ブロックを示し、×が付けられた救済ブロックは不良メモリセルが1個以上存在する救済ブロックを示す。また、被試 50

験メモリの不良救済解析は各救済プロック毎に行われる から、各救済ブロックを指定するブロックアドレスが必 要となる。図5において、救済ブロックBに付された符

要となる。図5において、救済プロックBに付された符号#0、#1、#2、・・・、#1Fはプロックアドレスを示す。各救済プロック毎に計数された不良メモリセル数は、各プロックアドレスと同じアドレスを有するプロックフェイルメモリBFMのメモリセルに記憶され

【0016】近年、被試験メモリの大容量化が進み、救済プロックの個数及び大きさが増大する傾向にあり、これに伴って不良メモリセルの計数値を格納するフェイル格納メモリの容量も増大している。このため、これらフェイル格納メモリの初期化に時間が掛かり、被試験メモリの不良救済解析に要する時間が長くなってしまうと言う難点があった。よって、これらフェイル格納メモリのデータの初期化に必要な時間を短縮し、不良救済解析を高速化することが要請されている。

【0017】この発明の1つの目的は、リダンダンシ構成のメモリの不良救済解析を高速に実行することができる不良救済解析器を備えたメモリ試験装置を提供することである。この発明の他の目的は、被試験メモリの不良メモリセルを表すフェイルデータの計数に先だってこのフェイルデータの計数値を格納するメモリの初期化を必要としない不良救済解析器を備えたメモリ試験装置を提供することである。

[0018]

【課題を解決するための手段】上記目的を達成するために、請求項1に記載の発明においては、被試験メモリの不良メモリセルを表すフェイルデータを格納する不良解析メモリと、この不良解析メモリに格納されたフェイルデータに基づいて試験済みメモリの不良救済解析を行う不良救済解析器とを具備するメモリ試験装置において、上記不良救済解析器が、上記不良解析メモリから読み出されたフェイルデータ数を格納するフェイル格納メモリと、このフェイル格納メモリの各アドレスから1回目に読み出された読み出しデータの値を0として出力する出力変更回路とを具備する半導体メモリ試験装置が提供される。

【0019】上記出力変更回路は、上記フェイル格納メ 40 モリの各アドレスから1回目にデータが読み出されると きに初期化信号を発生する初期化コントローラと、この 初期化コントローラから初期化信号が到来しない場合に は上記フェイル格納メモリの出力をそのまま出力すると 共に、初期化信号が到来した場合には0を出力するデー タコントローラとによって構成されている。

【0020】好ましい一実施例においては、上記不良解析メモリから読み出されたフェイルデータの数を格納するフェイル格納メモリは、上記不良解析メモリの行アドレスライン毎のフェイルデータ数を計数する行アドレス・フェイルカウンタに設けられた行フェイル格納メモリ

と、列アドレスライン毎のフェイルデータ数を計数する 列アドレス・フェイルカウンタに設けられた列フェイル 格納メモリと、フェイルデータの総数を計数する総数フ ェイルカウンタに設けられたフェイル総数格納メモリで ある。

【0021】また、上記出力変更回路は、上記行フェイ ル格納メモリをアクセスする行カウンタアドレス信号が 0であるときには上記列アドレス・フェイルカウンタに 初期化信号を印加し、上記列フェイル格納メモリをアク セスする列カウンタアドレス信号が0であるときには上 10 記行アドレス・フェイルカウンタに初期化信号を印加 し、上記行カウンタアドレス信号及び上記列カウンタア ドレス信号が共に0であるときには上記総数フェイルカ ウンタに初期化信号を印加する初期化コントローラと、 上記各フェイルカウンタにそれぞれ設けられ、上記初期 化コントローラから初期化信号が印加されない場合には 上記フェイル格納メモリから読み出された出力をそのま ま出力すると共に、初期化信号が印加された場合には0 を出力するデータコントローラとによって構成されてい

【0022】上記不良救済解析器は、入力される行アド レスデータ及び列アドレスデータに基づいて上記総数フ エイルカウンタのフェイル総数格納メモリをアクセスす る総数カウンタアドレス信号をフォーマットして出力す るTFCアドレスフォーマッタと、入力される行アドレ スデータ及び上記総数カウンタアドレス信号に基づいて 上記行アドレス・フェイルカウンタの行フェイル格納メ モリをアクセスする行カウンタアドレス信号をフォーマ ットして出力するRFCアドレスフォーマッタと、入力 される列アドレスデータ及び上記総数カウンタアドレス 信号に基づいて上記列アドレス・フェイルカウンタの列 フェイル格納メモリをアクセスする列カウンタアドレス 信号をフォーマットして出力するCFCアドレスフォー マッタとをさらに含み、上記初期化コントローラは、上 記RFCアドレスフォーマッタから供給される行カウン タアドレス信号及び上記CFCアドレスフォーマッタか ら供給される列カウンタアドレス信号に基づいて上記初 期化信号を生成し、上記行アドレス・フェイルカウン タ、上記列アドレス・フェイルカウンタ及び上記総数フ ェイルカウンタはそれぞれ、上記データコントローラの 出力に上記不良解析メモリの出力を加算し、その加算結 果を上記行フェイル格納メモリ、上記列フェイル格納メ モリ及び上記フェイル総数格納メモリに供給する加算器 をそれぞれ含んでいる。

[0023]

【発明の実施の形態】以下、この発明の好ましい実施の 形態について、その要部である不良解析メモリ及び不良 救済解析器の構成を示す図1を参照して詳細に説明す る。不良解析メモリ50は、図2に示したパターン発生 器20から供給されるアドレスデータ(論理アドレス)

ADRDを物理アドレス信号ADRに変換するためのA FMアドレスフォーマッタ52と、被試験メモリMUT の不良メモリセルを表すフェイルデータを記憶するアド レスフェイルメモリ (AFM) 5と、このアドレスフェ イルメモリ5の全アドレスを指定することができるアド レス信号を出力するAFMアドレスポインタ53と、こ のAFMアドレスポインタ53から出力されるアドレス 信号とAFMアドレスフォーマッタ52から出力される アドレス信号ADRとを切り替えてアドレスフェイルメ モリ5に与えるマルチプレクサ54と、アドレスフェイ ルメモリ5に対するフェイルデータの書き込み動作を制 御するANDゲート55とによって構成されている。

【0024】AFMアドレスフォーマッタ52は、パタ ーン発生器20から供給される行アドレスデータXi (iは整数)及び列アドレスデータYi (iは整数)か らアドレスフェイルメモリ5をアクセスするアドレス信 号ADR (図2の波形整形器30から出力されるアドレ ス信号ADRと同じアドレス信号)をフォーマットし、 マルチプレクサ54に供給する。マルチプレクサ54 は、被試験メモリMUTのテスト時には、AFMアドレ スフォーマッタ52から供給されるアドレス信号ADR をアドレスフェイルメモリ5のアドレス入力端子Anに 印加し、試験済みメモリの不良救済解析時には、AFM アドレスポインタ53から供給されるアドレス信号をア ドレスフェイルメモリ5のアドレス入力端子Anに印加 する。

【0025】ANDゲート55の一方の入力端子には、 図2の論理比較器40からフェイル信号FAILが印加 され、その他方の入力端子には書き込みタイミング信号 WRITE1が印加される。フェイル信号FAILが印 加され、書き込みタイミング信号WRITE1が印加さ れると、ANDゲート55は、この書き込みタイミング 信号のタイミングで、アドレスフェイルメモリ5のライ トイネーブル端子WEにライトイネーブル信号を出力 し、データ入力端子Diに常時印加されているフェイル データ"1"の書き込みを可能にする。その結果、アド レスフォーマッタ52からのアドレス信号ADRによっ て指定されたアドレスフェイルメモリ5のアドレスに、 フェイルデータ"1"が書き込まれる。よって、被試験 メモリMUTの不良メモリセルのアドレスと同じアドレ スフェイルメモリ5のアドレスに、不良メモリセルの発 生を表すフェイルデータ"1"が記憶されることにな る。

【0026】このように、アドレスフェイルメモリ5 は、論理比較器40からフェイル信号FAILが出力さ れる毎に、そのとき被試験メモリMUTに与えられてい るアドレス信号ADRと同じアドレス信号によってアク セスされるので、被試験メモリMUTの不良メモリセル のアドレスと同じアドレスフェイルメモリ5のアドレス 50 に論理"1"のフェイルデータが售き込まれる。よっ

(6)

9

て、試験が終了した時点では被試験メモリMUTの不良 メモリセルの全てのアドレスがアドレスフェイルメモリ 5に、論理"1"のフェイルデータとして書き込まれる ことになる。

【0027】不良救済解析器6は、この不良救済解析器 6において使用される行アドレスを発生する行アドレス 発生器32と、同じくこの不良救済解析器6において使 用される列アドレスを発生する列アドレス発生器42 と、行アドレス発生器32が全ての行のアドレスデータ を発生したときにこれを検出して桁上げ信号を出力する キャリーセレクタ(桁上げ検出器)9と、被試験メモリ の行アドレスライン毎の不良メモリセル数を計数する行 アドレス・フェイルカウンタ (RFC) 3と、列アドレ ス毎の不良メモリセル数を計数する列アドレス・フェイ ルカウンタ (CFC) 4と、不良メモリセルの総数を計 数する総数フェイルカウンタ (TFC) 81と、行アド レス・フェイルカウンタ3をアクセスする行カウンタア ドレス信号B-RADRを生成するRFCアドレスフォ ーマッタ33と、列アドレス・フェイルカウンタ4をア クセスする列カウンタアドレス信号B-CADRを生成 20 するCFCアドレスフォーマッタ43と、総数フェイル カウンタ81をアクセスする総数カウンタアドレス信号 B-TADRを生成するTFCアドレスフォーマッタ8 2とを含む。

【0028】行アドレス・フェイルカウンタ3はアドレスフェイルメモリ5に格納された各行毎のフェイルデータの数を格納する行フェイル格納メモリ35と、後述するデータコントローラ34と、加算器31とから構成されており、列アドレス・フェイルカウンタ4はアドレスフェイルメモリ5に格納された各列毎のフェイルデータの数を格納する列フェイル格納メモリ45と、後述するデータコントローラ44と、加算器41とから構成されており、総数フェイルかウンタ81はフェイルデータの総数を格納するフェイル総数格納メモリ83と、後述するデータコントローラ84と、加算器85とから構成されている。

【0029】なお、行アドレス発生器32、列アドレス発生器42及びAFMアドレスポインタ53は基準クロックCLKによって同期して動作する。キャリーセレクタ9は行アドレス発生器32が出力する行アドレスデータRADRDを構成する所定数のビットが全て"1"に達する毎に(最終行の行アドレスデータが出力される毎に)桁上げ信号を出力し、この桁上げ信号を列アドレス発生器42の桁上げ信号を受信する毎に、列アドレス発生器42は、桁上げ信号を受信する毎に、列アドレスを+1ずつ増加(インクリメント)させ、それに対応した列アドレスデータCADRDを出力する。

【0030】TFCアドレスフォーマッタ82は、行アドレス発生器32が出力する行アドレスデータRADR D及び列アドレス発生器42が出力する列アドレスデー タCADRDに基づいて、総数フェイルカウンタ81のフェイル総数格納メモリ83をアクセスする総数カウンタアドレス信号BーTADRをフォーマットして出力する。この総数カウンタアドレス信号BーTADRは、被試験メモリMUTのメモリセルアレイMCAの細分化された数10~数100の救済ブロックのうちの特定の1つの救済ブロックを指示するアドレス信号である。総数カウンタアドレス信号BーTADRはフェイル総数格納メモリ83のアドレス入力端子Anに供給され、特定の1つの救済ブロックを指定すると共に、RFCアドレスフォーマッタ43にも与えられる。

【0031】RFCアドレスフォーマッタ33は、行アドレス発生器32から出力される行アドレスデータRADRDとTFCアドレスフォーマッタ82から出力される総数カウンタアドレス信号BーTADRとに基づいて、行カウンタアドレス信号BーRADRをフォーマットして出力し、行アドレス・フェイルカウンタ3の行フェイル格納メモリ35のアドレス入力端子Anに印加する。この行カウンタアドレス信号BーRADRはどの救済ブロックのどの行かを指示するアドレス信号であり、救済ブロックアドレス信号(総数カウンタアドレス信号BーTADR)と特定された救済ブロックの行アドレス信号(行カウンタアドレス信号BーRADR)とよりなる

【0032】CFCアドレスフォーマッタ43は、列アドレス発生器42から出力される列アドレスデータCADRDとTFCアドレスフォーマッタ82から出力される総数カウンタアドレス信号B-TADRとに基づいて、列カウンタアドレス信号B-CADRをフォーマットして出力し、列アドレス・フェイルカウンタ4の列フェイル格納メモリ45のアドレス入力端子Anに印加する。この列カウンタアドレス信号B-CADRはどの救済ブロックのどの列かを指示するアドレス信号であり、救済ブロックアドレス信号(総数カウンタアドレス信号B-TADR)と特定された救済ブロックの列アドレス信号(列カウンタアドレス信号B-CADR)とよりなる。

【0033】この発明においては、行フェイル格納メモリ、列フェイル格納メモリ及びフェイル総数格納メモリからそれぞれ読み出されるデータの値を、初回読み出し時のみ0として出力する出力変更回路を不良救済解析器6に設けた点を特徴とするものである。例示の実施例では、この出力変更回路は、RFCアドレスフォーマッタ33から出力される行カウンタアドレス信号BーRADRとが入力され、これらアドレス信号に基づいて初期化信号を出力する初期化コントローラ7と、この初期化コントローラ7から出力される初期化信号がそれぞれ印加される行アドレス・フ

50

30

ェイルカウンタ3のデータコントローラ34と、列アドレス・フェイルカウンタ4のデータコントローラ44と、総数フェイルカウンタ81のデータコントローラ84とによって構成されている。

【0034】この初期化コントローラ7は、この実施例 では、行アドレス・フェイルカウンタ3のデータコント ローラ34に対しては、CFCアドレスフォーマッタ4 3から出力される列カウンタアドレス信号B-CADR 中の、救済ブロックを特定する総数カウンタアドレス信 号B-TADRを除く部分がOのときに、つまり、特定 される救済ブロックに対する列カウンタアドレス信号を 構成する所定数のビットが全て0であるときに(第1番 目の列カウンタアドレス信号に相当する)、初期化信号 を出力し、また、列アドレス・フェイルカウンタ4のデ ータコントローラ44に対しては、RFCアドレスフォ ーマッタ33から出力される行カウンタアドレス信号B - RADR中の、救済ブロックを特定する総数カウンタ アドレス信号B-TADRを除く部分が0のときに、つ まり、特定される救済ブロックに対する行カウンタアド レス信号を構成する所定数のビットが全て0であるとき に (第1番目の行カウンタアドレス信号に相当する)、 初期化信号を出力し、さらに、総数フェイルカウンタ8 1のデータコントローラ84に対しては、データコント ローラ34及びデータコントローラ44に対する初期化 条件が共に成立したときに、即ち、列カウンタアドレス 信号B-CADR中の総数カウンタアドレス信号B-T ADRを除く部分が0で、かつ行カウンタアドレス信号 B-RADR中の総数カウンタアドレス信号B-TAD Rを除く部分が0であるときに、初期化信号を出力する ように構成されている。

【0035】一方、行アドレス・フェイルカウンタ3の データコントローラ34は、初期化コントローラ7から 初期化信号が到来しない場合には行フェイル格納メモリ 35の出力をそのまま加算器31に出力するが、初期化 信号が到来した場合には0を加算器31に出力するよう に構成されている。また、列アドレス・フェイルカウン タ4のデータコントローラ44は、初期化コントローラ 7から初期化信号が到来しない場合には列フェイル格納 メモリ45の出力をそのまま加算器41に出力するが、 初期化信号が到来した場合には0を加算器41に出力す るように構成されている。さらに、総数フェイルカウン タ81のデータコントローラ84は、初期化コントロー ラ 7 から初期化信号が到来しない場合にはフェイル総数 格納メモリ83の出力をそのまま加算器85に出力する が、初期化信号が到来した場合には0を加算器85に出 力するように構成されている。

【0036】行アドレス・フェイルカウンタ3の加算器 トが0である列アドレス信号を含む列カウンタアドレス 31は、不良解析メモリ50のアドレスフェイルメモリ 信号B-CADRが入力されるから、初期化信号を各カ 5からフェイルデータ ("1")が読み出されると、デ ウンタのデータコントローラ34、44及び84に供給 ータコントローラ34の出力値に+1を加算し、この加 50 する。よって、これらデータコントローラ34、44及

算値を行フェイル格納メモリ35のデータ入力端子Di に与える。アドレスフェイルメモリ5からフェイルデー タが読み出されないときには、データコントローラ34 の出力値をそのまま行フェイル格納メモリ35のデータ 入力端子Diに与える。同様に、列アドレス・フェイル カウンタ4の加算器41は、不良解析メモリ50のアド レスフェイルメモリ5からフェイルデータが読み出され ると、データコントローラ44の出力値に+1を加算 し、この加算値を列フェイル格納メモリ45のデータ入 力端子Diに与え、アドレスフェイルメモリ5からフェ イルデータが読み出されないときには、データコントロ ーラ44の出力値をそのまま列フェイル格納メモリ45 のデータ入力端子Diに与える。総数フェイルカウンタ 81の加算器85は、不良解析メモリ50のアドレスフ ェイルメモリ5からフェイルデータが読み出されると、 データコントローラ84の出力値に+1を加算し、この 加算値をフェイル総数格納メモリ83のデータ入力端子 Diに与え、アドレスフェイルメモリ5からフェイルデ ータが読み出されないときには、データコントローラ8

【0037】これらメモリ35、45、83のデータ入力端子Diにそれぞれ与えられた加算器31、41、85の出力信号は、書き込みタイミング信号WRITE2が各メモリ35、45、83のライトイネーブル端子WEに印加されたときに、アドレス信号入力端子Anに印加されたアドレス信号によって指定された救済プロックの指定されたアドレスに格納される。

4の出力値をそのままフェイル総数格納メモリ83のデ

ータ入力端子Diに与える。

【0038】次に、上記構成の不良解析メモリ50及び 不良救済解析器6を備えたメモリ試験装置における不良 救済解析動作について説明する。まず、既に説明した被 試験メモリMUTの試験により、不良解析メモリ50の アドレスフェイルメモリ5には被試験メモリMUTの全 ての不良メモリセルを表すフェイルデータ "1"が被試 験メモリの不良メモリセルと同じアドレスのメモリセル に格納されている。このアドレスフェイルメモリ5から フェイルデータを読み出す前に、行アドレス発生器32 及び列アドレス発生器42を初期化する。

び84は0を出力し、各加算器31、41、85はこの0を各メモリ35、45、83のデータ入力端子Diに与える。データ入力端子Diに与えられた0は書き込みイネーブル信号が印加されたときに、アドレス信号によって指定されたアドレスに格納される。従って、そのアドレスは初期化されたことになる。

【0040】同時に、これら行アドレス発生器32及び列アドレス発生器42と同期して動作する不良解析メモリ50のAFMアドレスポインタ53から第1番目のアドレス信号が発生されるから、マルチプレクサ54を通じてこのアドレス信号によりアドレスフェイルメモリ5がアクセスされ、フェイルデータの読み出しが開始される。アドレスフェイルメモリ5から読み出された出力信号は各カウンタ3、4及び81の加算器31、41及び85の一方の入力端子に供給される。

【0041】行アドレス発生器32及びAFMアドレスポインタ53は、その後、アドレスを1つずつインクリメントさせて対応するアドレスデータ及びアドレス信号をそれぞれ順次に出力する。アドレスフェイルメモリ5からフェイルデータ"1"が読み出されると、各加算器31、41、85は、データコントローラ34、44、84から出力されるデータ(初期化により0)に+1を加算して各メモリ35、45、83のデータ入力端子Diに与える。よって、行フェイル数、列フェイル数及びフェイル総数を計数して関連するメモリ35、45、83に格納することができる。

【0042】具体的に説明すると、行カウンタアドレス 信号及び列カウンタアドレス信号がメモリ35及び45 のアドレス入力端子Anにそれぞれ入力され、これらメ モリ35及び45の特定の救済ブロックの行アドレス及 30 び列アドレスがそれぞれ指定される毎に、これらメモリ から、その指定された行アドレス及び列アドレスに記憶 されているフェイルデータの計数数がそれぞれ読み出さ れて、対応するデータコントローラ34及び44に与え られる。初期化コントローラ7から初期化信号が印加さ れない限り、データコントローラ34及び44は読み出 された計数値をそのまま対応する加算器31及41に与 えるから、これら加算器31及び41は、アドレスフェ イルメモリ5からフェイルデータ"1"が読み出される 毎に、メモリ35及び45から読み出された値に+1を 加算し、これら加算値をメモリ35及び45のデータ入 力端子Diにそれぞれ供給する。

【0043】総数フェイルカウンタ81は総数カウンタアドレス信号によって指定されたメモリ83の救済プロックに、アドレスフェイルメモリ5からフェイルデータが読み出される毎に、+1ずつ増加する加算値(フェイルデータの計数値)を格納することになる。行アドレス発生器32のアドレスが+1ずつ順次に増加し、行アドレスデータRADRを構成する所定数のビットが全て"1"になると、つまり、最終行のアドレスデータが出

力されると、キャリーセレクタ9から桁上げ信号が出力 されて列アドレス発生器42の桁上げ端子Ciに印加さ れる。これによって列アドレス発生器42は列アドレス を+1増加させる。換言すると、列アドレス発生器42 はキャリーセレクタ9から桁上げ信号が出力されない限 り、同じ列アドレスデータを出力し続ける。これに対 し、行アドレス発生器32は最終行のアドレスデータを 出力すると、再び最初の行のアドレスに戻って順次にイ ンクリメントしたアドレスデータを出力する。従って、 解析動作の開始時には、列アドレス発生器42は、行ア ドレス発生器32から発生される行アドレスデータRA DRが全てのビットが 0 である第1番目の行アドレスか ら全てのビットが1である最終行の行アドレスまでイン クリメントされる間、全てのビットが0である第1番目 の列アドレスデータを発生し続けるから、行アドレス・ フェイルカウンタ3の行フェイル格納メモリ35は特定 の救済ブロックの全ての行が初期化されることになる。 一方、列アドレス・フェイルカウンタ4の列フェイル格 納メモリ45は、行アドレス発生器32から発生される 行アドレスが第1番目の行アドレス(全てのビットが0 である) に戻る度に初期化コントローラ7から列アドレ ス・フェイルカウンタ4のデータコントローラ44に初 期化信号が印加されるから、各列が順次に初期化される ことになる。

【0044】上記不良メモリセルの計数動作はフェイル メモリ5の全てのアドレスをアクセスするまで実行され る。かくして、行フェイル数、列フェイル数及びフェイ ル総数を関連するメモリ35、45及び83に格納する ことができる。不良メモリセルの計数動作中、行アドレ ス・フェイルカウンタ3のデータコントローラ34は、 既に説明したように、初期化コントローラ7から初期化 信号が印加されると、加算器31に対して0を供給し、 初期化コントローラクが初期化信号を出力しないときに は加算器31に対して行フェイル格納メモリ35から読 み出されたデータをそのまま供給する。よって、加算器 31は、データコントローラ34が0を出力した場合、 アドレスフェイルメモリ5からフェイルデータが読み出 されると、この0に+1を加算した値1を行フェイル格 納メモリ35に書き込み、フェイルデータが読み出され なければ、入力された0をそのまま行フェイル格納メモ リ35に書き込む。このように、初期化コントローラ7 が初期化信号を発生した場合には、行フェイル格納メモ リ35から読み出されるデータの値に関係なく、加算器 31に0が供給されるので、行フェイル格納メモリ35 は、次の救済ブロックに対する解析動作が開始される と、初期化されることになる。

【0045】列フェイル格納メモリ45及びフェイル総数格納メモリ83の場合も同様であり、これらメモリ45及び83は、次の救済ブロックに対する解析動作が開50始されると、初期化コントローラ7から初期化信号が発

生されるので、初期化されることになる。なお、上記実 施例では初期化コントローラ7と、データコントローラ 34、44、84とによって出力変更回路を構成し、行 フェイル格納メモリ35、列フェイル格納メモリ45、 フェイル総数格納メモリS3からの読み出しデータの値 を、初期化コントローラ7が初期化信号を発生した場合 には0とみなすように構成したが、出力変更回路の構成 は実施例の構成に限定されるものではない。例えば、第 1番目の行アドレスデータ及び第1番目の列アドレスデ ータのビットが全て0でない場合には、第1番目の行ア 10 析方法を説明するための図である。 ドレスデータ及び第1番目の列アドレスデータが発生さ れたときに初期化コントローラ7が初期化信号を発生す るように構成することは言うまでもない。要するに、出 力変更回路は、各救済ブロック毎に、行フェイル格納メ モリ35、列フェイル格納メモリ45、フェイル総数格 納メモリ83の各アドレスから1回目に読み出された読 み出しデータの値を0として出力するように構成されて いればよい。

【0046】以上、この発明を図示した好ましい実施例 について記載したが、この発明の精神及び範囲から逸脱 20 することなしに、上述した実施例に関して種々の変形、 変更及び改良がなし得ることはこの分野の技術者には明 らかであろう。従って、この発明は、例示の実施例に限 定されるものではなく、特許請求の範囲によって定めら れるこの発明の範囲内に入る全てのそのような変形、変 更及び改良をも包含するものである。

[0047]

【発明の効果】以上の説明で明白なように、この発明に よれば、被試験メモリの不良メモリセルの計数値を格納 する行フェイル格納メモリ、列フェイル格納メモリ及び 30 53:AFMアドレスポインタ フェイル総数格納メモリを、各救済ブロック毎に不良メ モリセル数の計数を行う前に初期化する必要がないの で、これらフェイル格納メモリを初期化する時間が不要 となる。よって、被試験メモリの不良救済解析に要する 時間を短縮することができ、不良救済解析を高速化する ことができると言う顕著な利点が得られる。

【図面の簡単な説明】

【図1】この発明によるメモリ試験装置の一実施例に使

用された不良解析メモリ及び不良救済解析器の構成を示 すブロック図である。

【図2】従来のメモリ試験装置の一例を示すブロック図 である。

【図3】リダンダンシイ構成のメモリを説明するための 図である。

【図4】図2に示した不良救済解析器における不良メモ リセルの計数動作を説明するための図である。

【図5】図2に示した不良救済解析器における実際の解

【符号の説明】

3: 行アドレス・フェイルカウンタ

4:列アドレス・フェイルカウンタ

5:アドレスフェイルメモリ

6:不良救済解析器

7:初期化コントローラ

9:キャリーセレクタ

3 1:加算器

32:行アドレス発生器

33: RFCアドレスフォーマッタ

34:データコントローラ

35:行フェイル格納メモリ

4 1:加算器

42:列アドレス発生器

4 3 : CFCアドレスフォーマッタ

44:データコントローラ

45:列フェイル格納メモリ

50:不良解析メモリ

52:AFMアドレスフォーマッタ

54:マルチプレクサ

55:ANDゲート

81:総数フェイルカウンタ


82:TFCアドレスフォーマッタ


83:フェイル総数格納メモリ


84:データコントローラ

85:加算器


【図1】







【図5】



区 5

[0004] A timing generator 10 generates a clock CLK, by which the memory device is governed, and various timing signals (not shown). On the basis of the clock CLK provided by the timing generator, a pattern generator 20 generates address data ADRD, test pattern data PTND and control data CNTLD that is provided to a test IC memory MUT (hereinafter referred to as a test memory). The data signals are input to a waveform shaper 30 and respectively converted to address data ADR, test pattern data PTN and control data CNTL that have effective waveforms required to test the memory MUT. The converted data signals are input to the memory MUT.

